Date : 11월 14일(수), 14시~16시

Title : Memory(DRAM) Design Overview

Speaker: 이중호 교수, 용인대

Abstract
메모리 장치에서 DRAM설계가 시장의 핵심을 이루고 있다. 따라서 DRAM 설계자의 관점에서 DRAM설계의 주요한 부분에 대해 설명하고 이해 하도록 한다.
(DRAM의 전반적인 분야에 대한 이해와 주요 설계 부분에서 Chip size vs. speed target에 대한 이해)

Contents will be covered
- DRAM Design Strategy & Feature
- DRAM Architecture
- Core 구조
- Folded Bit Line vs. Open Bit lIne
- IO Pipeline scheme 및 주요 parameter
- DLL

Biography
학력 및 경력
1990~1994 : 울산대학교 전자 및 전산기 공학과 박사
1994~2012.2 : LG반도체(1994입사,선임연구원),
하이닉스 반도체(1999~2012.2,수석 연구원),
퇴직당시 DRAM 설계2팀 근무.
2012.3현재 : 용인대학교/환경과학대학/컴퓨터과학과/조교수

주요업무 내용
Logic 설계 자동화 & 설계 검증/분석, DLL 설계 등
DRAM설계 project part leader :
SDRAM, DDR1, DDR2, DDR4설계 개발

관심분야
반도체 메모리 Testable Design
설계자동화 및 검증
인공지능/영상인식 분야

수강신청
http://www1.idec.or.kr/edu/edu_01view.asp?edu_id=2345&edu_start=2012-11-14
(수강료는 무료이며 참석을 원하시면 IDEC 웹사이트에 방문하셔서 사전등록을 부탁드립니다.)

강의장소
KAIST 나노종합팹센터(E19) 1층 나노홀(강당)